发布时间:2013-04-18 15:14:25
板朗科技PCB Layout中心团队,在高频PCB设计、高速PCB设计、PCB仿真、PCB layout、数模A/D混合电路板设计等领域具有丰富的设计经验,已实现诸如PCI、CPCI、PCI-EXPRESS、ATCA、XAUI、SATA&SATAII 、10GHz高速差分信号、DDR&DDRII SDRAM 800M、TI DSP系列、MCU、ARM7&ARM9系列、可编程逻辑、 DLP-RAMBUS RLDRAM、开关电源设计(Switch Power Supply)、高速背板等最高达38层的PCB多层电路板设计,产品涵盖网络通信、IPC工业控制、医疗电子、汽车电子、便携设备、数码消费电子等众多应用领域。
经过多年的研究与实践,我们能够很好的满足高速PCB设计要求,可以为您提供优质、快捷的电子、通信产品的高速、高密、数模混合等PCB设计,新工艺、新技术的PCB设计(如柔性板、HDI、埋盲孔等)等服务。我们高素质的PCB设计工程师具有丰富的电信级高速多层电路板PCB设计经验,通过综合考虑时序要求、带状线stripline和微带线microstrip、信号匹配方案、通信号质量、信号走线拓扑结构、电源地去藕decoupling、高速信号回流current return path信号阻抗控制impedance control和叠层stackup控制、单板EMC/EMI策略分析、埋盲孔blind via and buried via等,并且从高速pcb layout角度,利用我们的经验优化您的原理图设计,从而使你的单板内在质量更高,运行更稳定。
板朗科技长期承接各种高频PCB设计、高速背板设计、主机板和手机板设计、盲埋孔PCB设计以及高速差分信号电路板设计,致力于向客户提供PCB LAYOUT、高速PCB设计、SI仿真分析、电源完整性仿真分析、数模A/D混合电路板设计、产品/单板EMC设计等技术服务及卓越解决方案。
设计能力
·最高设计层数:不限
·最大PIN数目:48963
·最大Connections:36215
·最小过孔:8MIL(4MIL激光孔)
·最小线宽:3MIL
·最小线间距:4MIL
·一块PCB板最多BGA数目:44
·最小BGA PIN间距:0.5mm
·最高速信号:10G CML差分信号
·最快交期:2万PIN单板PCB前仿真、布局、布线、后仿真合计6天。
· 高速高密PCB设计
· 高速背板设计
· Probe card
· 主机板和手机板设计
· 工控板和测试板
· 盲孔和埋孔设计
· Minimum BGA pin-pith:0.5mm
· 高速差分信号:10 GHz differential signal
· 最小线宽和线间距 :3MIL
· Minimum via hole size :8mil (4mil Laser drill)
PCB Layout的常用设计软件有:
Cadence Allegro
MentorGraphics PADS
MentorGraphics WG,EN
Altium Protel
Zuken CR
板朗科技PCB Layout优势:
1、我们拥有专业的PCB设计研发团队、研发团队成员多为资深专家,品质卓越。
2、严格的设计流程及设计监控制度,对设计过程严密监控;完善的质量保障体系;确保了整个设计过程的100%准确。
3、设计周期短,设计团队成员除设计经验外,还具备资深圳的制造背景,使为您设计的产品一次性完成。
4、以最优的价格为您提供最好的服务。 我们一直会以客户的需求为准,优化设计方案直接节省您的时间和金钱.
5、我们的设计成员会随时关注行业最新动态,紧跟行业的前沿技术,与业界前沿紧密沟通交流,确保客户的产品得到最好的保证。
PCB Layout注意事项:
1、零件排列时各部份电路尽可能排列在一起,走线尽可能短。
2、IC地去耦电容应尽可能的靠近IC脚以增加效果。
3、如果两条线路之间的电压差较大时需注意安全间距。
4、要考量每条回路的电流大小,即发热状况来决定铜箔粗细。
5、线路拐角时尽量部要有锐角,直角最好用钝角和圆弧。
6、对高频电路而言,两条线路最好不要平行走太长,以减少分布电容的影响,一般采取顶层底层众项的方式。
7、高平电路须考量地线的高频阻抗,一般采用大面积接地的方式,各点就近接地,减小地线的电感份量,让各街地点的电位相近。
8、高频电路的走线要粗而短,减小因走线太长而产生的电感及高频阻抗对电路的影响。
9、零件排列时,一般要把同类零件排在一起,尽量整齐,对有极性的元件尽可能的方向一致,降低潜在的生产成本。
10、对RF机种而言,电源部份的零件尽量远离接收板,以减少干扰。
11、对TF机种而言,发射器应尽可能离PIR远一些,以减少发射时对PIR造成的干扰
转载请注明来源:www.pcbhf.com